Sirkuit Elektronik Digital, yg beroperasi pada Sinyal Digital. Sirkuit Analog memanipulasi Sinyal Analog yg performanya lebih toleransi manufaktur, Redaman Sinyal serta Kebisingan.
Teknik Digital sangat membantu alasannya ialah jauh lebih gampang untuk mendapatkan perangkat elektronik untuk beralih ke salah satu keadaan ke keadaan lain. Terbentuk dari rakitan besar Gerbang Logika (Sirkuit Terpadu) Representasi elektronik sederhana dari fungsi Logika Boolean
Sirkuit Synchronous
Rangkaian Digital, Perubahan status elemen memori disinkronisasi oleh sinyal clock. Rangkaian Logika Digital Sekuensial, Data disimpan di memori yg disebut Flip-Flop. Output dari Flip-Flop adalah konstan hingga pulsa diterapkan pada input "Clock", yg Input dari Flip-Flop di-Latch ke dalam outputnya.
Sirkuit Asynchronous
Komponen Logika Asynchronous sulit untuk didesain alasannya ialah semua kondisi, di semua timing yg harus dipertimbangkan. Metode menciptakan tabel dari waktu minimum serta maksimum biar setiap kondisi, serta lalu menyesuaikan rangkaian untuk meminimalkan jumlah status tersebut.
SR Latch
Set-Reset SR Flip-Flop
SR Flip-Flop memakai dua gerbang NAND bersilang menyerupai 74LS00, atau dua gerbang AND NOR berpasangan silang menyerupai 74LS02. SR Flip-Flop mempunyai dua input S(Set) serta R(Reset) serta dua output Q serta Q dengan salah satu output menso pelengkap.
Dua konfigurasi dasar SR Flip-Flop Bistable Asynchronous memakai NAND Input Negatif, atau Input Positif NOR. Untuk Latch SR Bistable memakai dua NAND lintas-gabungan beroperasi dengan kedua input biasanya TINGGI pada tingkat logika "1".
SR Flip-Flop
NAND Set-Reset SR Flip-Flop
Membuat setiap bit dasar Set-Reset SR Flip-Flop, menghubungkan sepasang Gerbang NAND 2-Input Cross-Coupled. Untuk membentuk Set-Reset Bistable dikenal Gerbang SR NAND Gerbang aktif Latch, sehingga umpan balik setiap output ke salah satu Input gerbang NAND lainnya.
Perangkat terdiri dari dua input, disebut Set S serta Reset R dengan dua output Q sesuai serta kebalikannya atau melengkapi Q (Not-Q). Flip-Flop SR beroperasi hanya dengan transisi Clock Positif atau transisi Clock Negatif. Sesertagkan, SR Latch beroperasi dengan mengaktifkan sinyal.
Clocked SR Flip-Flop
Kasertag diinginkan dalam rangkaian logika berurutan untuk mempunyai SR Flip-Flop Bistable yg mengubah keadaan ketika kondisi tertentu terpenuhi terlepas dari kondisi baik input Set atau Reset.
Dengan menghubungkan 2-input AND secara seri dengan setiap terminal input dari SR Flip-flop, Gated SR Flip-Flop sanggup dibuat. Masukan tambahan bersyarat ini disebut input "Aktif" serta diberi awalan "EN". Penambahan input berarti bahwa output Q mengubah status ketika TINGGI serta alhasil dipakai sebagai input clock (CLK) sehingga Level-Sensitive.
Gated Set-Reset SR Flip-Flop
Gated SR Flip-Flop beroperasi secara berurutan dengan status output berubah sebagai respons terhadap input pada aplikasi clock atau mengaktifkan input. Ketika perubahan output dikendalikan oleh clock memungkinkan input, sirkuit SR Flip-Flop terjaga dikatakan menso "Sinkron" Flip-Flop. Kemudian SR Flip-Flop Asynchronous tidak memerlukan clock, tetapi Sinkron.
Gated SR Flip-Flop
Preset and Clear
Sirkuit SR Flip-Flop untuk menghasilkan Latch Bistable dengan input tambahan yg disebut Input Preset serta Clear, dapat dipakai untuk meyesuaikan Flip-Flop ke keadaan awal yg independen dari clock. Output Q serta Q dimuat dengan nilai yg tidak terdefinisi, sanggup meng-over-ride semua input serta meyesuaikan output ke status yg ditentukan.
D Flip-Flop
Data or Delay Latch
Memiliki satu input disebut "D", atau input data, ditambah input clock, CLK bersama dua output, Q serta Q. D Flip-Flop mentransfer Data antara input serta outputnya, sesudah penundaan satu pulsa clock sehingga "D" disebut sebagai masukan "Delay".
JK Flip-Flop
JK Flip-Flop menyerupai SR Flip-Flop banyak dipakai desain Flip-Flop.
"J" setara dengan Set serta "K" setara dengan Reset.
Master-Slave Flip-Flop
Konversi Flip-Flop ke konfigurasi “Master-Slave” dengan penambahan sirkuit Bistabel kedua. Konfigurasi terdiri dari dua SR Flip-Flop terhubung kaskade. Satu Flip-Flop yg sanggup diblokir sebagai Master serta yg mendapatkan input eksternal sebagai Slave, mengambil input dari Master Flip-Flop.
74LS74 LS Dual D-type Flip Flops with Preset and Clear
74LS175 LS Quad D-type Flip Flops with Clear
74LS273 LS Octal D-type Flip Flops with Clear
4013B CMOS Dual type D Flip Flop
40174B CMOS Hex D-type Flip Flop with Master Reset
D Flip-Flop Sebagai Pembagi Frekuensi
Penggunaan D Flip-Flop sebagai Pembagi Frekuensi. Jika output Q terhubung eksklusif ke input D yg menunjukkan “Feedback” loop tertutup, clock yg berurutan menciptakan “Toggle” yg Bistable sekali setiap dua siklus clock.
Data Latch sanggup dipakai sebagai "Binary Divider", atau "Frequency Divider" untuk menghasilkan rangkaian counter "Divide-by-2", yaitu, output mempunyai setengah frekuensi dari pulsa clock. Dengan Loop Umpan Balik D Flip-Flop, dikonstruksi disebut T-type Flip-Flop (Tipe-T Bistable), dipakai pembagi-dua sirkuit penghitung biner.
Pengait data dipakai sebagai penyimpan atau mengingat data pada input datanya, bertindak perangkat memori bit tunggal menyerupai 74LS74 atau CMOS 4042 tersedia dalam format Quad.
Menghubungkan bersama empat, 1-bit Latch Data sehingga semua input clock terhubung bersama serta "Clocked" saat yg sama, sebuah "4-bit" Data latch.
T-type Flip-Flop (Toggle)
T-type (Toggle) Flip-Flop ialah satu input Bistable, dengan operasi menyerupai dengan D-type. Konfigurasi JK Flip-Flop, bahwa jikalau J = K = 1 outputnya akan beralih pada aplikasi siklus clock berikutnya. Kemudian konversi Flip-Flop ke tipe Toggle hanyalah menghubungkan input TINGGI.
Dengan J serta K HIGH, Flip-Flop berubah menyatakan setiap kali dipicu pada input clock. Input clock disebut "Toggle Input" ketika output menso "1" jikalau itu "0", serta "0" jikalau itu "1", artinya Toggles.
[ Avionics Knowledge ] - [ The Computer Networking ]
