Fet Common Configuration

Tags

JFET (Junction Field Effect Transistor) Konfigurasi Rangkaian, Parameter desain menso dasar desain rangkaian keseluruhan. Gerbang serta Format akses umum yg mempunyai karakteristik tegangan serta arus berbeda serta Impesertasi Input serta Output.


Memilih Konfigurasi Rangkaian FET yg benar ialah salah satu langkah pertama dalam desain sirkuit FET. Topologi ialah salah satu parameter desain utama yg menso dasar desain rangkaian keseluruhan.

 ➤ Common Source (CS)
 ➤ Common Gate (CG)
 ➤ Common Drain (CD)



Masing-masing mempunyai karakteristik tegangan serta arus yg berbeda serta impesertasi input serta output.

JFET (Junction Field Effect Transistor)

Perangkat Kontrol Tegangan Uni-polar tiga terminal
Drain - Saluran (D)   Source - Sumber (S)   Gate - Gerbang (G)

JFET - Perangkat Kontrol Tegangan Uni-Polar di mana tegangan diterapkan ke terminal Gerbang. memungkinkan arus mengalir melalui JFET, menghasilkan input tegangan yg sama dengan arus yg mengalir melalui transistor.

Pengoperasian JFET tergantung pada meserta listrik yg dibuat oleh tegangan input yg diberikan, sehingga disebut Field Effect Transistor.

JFET diklasifikasikan menso dua jenis menurut operasi
 ➤ Tipe-N Channel
 ➤ Tipe-P Channel


 ➤ Tipe-N Channel

Arus yg mengalir melalui akses ialah Negatif yaitu anutan arus dilakukan oleh anutan elektron disebut sebagai Pengotor Donor.

Ukuran konduktivitas elektron, jauh lebih tinggi daripada lubang di konfigurasi Type-P, alasannya ialah elektron tiba dengan tingkat mobilitas yg tinggi daripada lubang. konfigurasi Type-N lebih efisien daripada konfigurasi Type-P.


Gerbang dalam kondisi bias terbalik di JEFT hampir nol, sementara arus basis dalam transistor sambungan bipolar tiba dengan nilai lebih besar dari  Nol.

 ➤ Tipe-P Channel

Arus yg mengalir melalui akses ialah Positif yaitu anutan arus dilakukan oleh anutan lubang disebut Pengotor Akseptor. Konfigurasi Tipe-N serta Tipe-P mempunyai karakteristik yg sama dengan beberapa pengecualian.

Operator di konfigurasi Type-N adalah electorn, sepertinya Negatif Operator dalam konfigurasi Type-P adalah lubang, maka arus tampak positif.

Biasing tegangan disokong Polaritas terbalik. Tegangan yg diterapkan di terminal gerbang dipakai untuk mengontrol arus yg mengalir di antara sumber serta mengalir.

Karena JFET ialah perangkat yg dikontrol tegangan serta tidak ada arus yg mengalir melalui terminal gerbang Ig = 0. Dalam hal ini, arus yg mengalir keluar dari terminal sumber akan sama dengan arus yg mengalir ke terminal pembuangan yaitu. Is = Id.

Dasar Konfigurasi FET

Terminologi dipakai untuk memperlihatkan tiga konfigurasi FET dasar menunjuk kan elektroda FET untuk kedua input serta output sirkuit. 

Seperti transistor persimpangan bipolar, transistor efek meserta menso perangkat tiga terminal bisa tiga mode operasi yg berbeda serta alasannya ialah itu sanggup dihubungkan dalam rangkaian di salah satu konfigurasi berikut.

Konfigurasi Common Source (CS)

Analog dengan konfigurasi emitor umum di transistor-transistor bipolar. Dalam konfigurasi ini, tegangan input diterapkan ke terminal gerbang serta output yg di dapatkan ialah dari terminal pembuangan. 

Mode operasi ini disokong dengan tegangan yg dipersenjatai serta impesertasi tinggi, oleh alasannya ialah sebagian besar dipakai dalam amplifikasi frekuensi audio yg tinggi. Karena merupakan rangkaian penguatan, memungkinkan output dialihkan 180º dari inputnya.

Moda sumber umum koneksi FET umumnya dipakai penguat frekuensi audio serta dalam pre-amp impesertasi masukan tinggi serta tahapan. Menso sirkuit menguatkan, sinyal output adalah 180° "Out-of-Phase" dengan input.

Konfigurasi Common Drain (CD)

Analog dengan Konfigurasi Kolektor umum di transistor bipolar persimpangan. Dalam konfigurasi, tegangan input diterapkan ke gerbang serta sinyal output dikumpulkan dari sumbernya.

Penting untuk dicatat tidak ada sinyal yg diterapkan ke terminal pembuangan. Vdd hanya menggambarkan tegangan bias. Mirip dengan konfigurasi gerbang umum, di sini "Sinyal output dalam fase dengan sinyal input"


Input diterapkan ke Gate serta outputnya diambil dari Sumber. Konfigurasi “Follower Sumber” mempunyai impesertasi input yg tinggi serta impesertasi output yg rendah serta gain tegangan Near-Unity digunakan Buffer Amplifier. 

Gain tegangan dari konfigurasi pengikut sumber kurang dari satu, serta sinyal output ialah "In-phase" dengan Sinyal input.

Jenis konfigurasi ini disebut sebagai “Common Drain” karena tidak ada sinyal yg tersedia di sambungan saluran, tegangan yg ada, +VDD hanya memperlihatkan bias. Output dalam fase dengan input.

Konfigurasi Common Gate (CG)

Analog dengan konfigurasi basis umum di transistor bipolar. Konfigurasi, tegangan input diterapkan ke terminal sumber serta output muncul di terminal pembuangan sementara gerbang terhubung ke Ground.

Pada konfigurasi ini impesertasi akan rendah ketimbang dengan konfigurasi sumber umum. Konfigurasi ini banyak dipakai dalam sirkuit pencocokan frekuensi tinggi serta impesertasi. Tidak menyerupai konfigurasi sumber umum, di sini "Sinyal output dalam fase dengan sinyal input"


Fitur impesertasi input yg tinggi dari koneksi sebelumnya hilang dalam konfigurasi ini alasannya ialah gerbang umum mempunyai impesertasi masukan yg rendah, tetapi impesertasi output yg tinggi.

Jenis konfigurasi dipakai sirkuit frekuensi tinggi atau rangkaian pencocokan impesertasi yg impesertasi input nya rendah harus dicocokkan dengan impesertasi output yg tinggi. Outputnya ialah "In-phase" dengan input.

Ringkasan Konfigurasi Rangkaian

JFET secara luas dipakai dalam banyak Aplikasi elektronik.
Terutama dipakai untuk tujuan amplifikasi.

Konfigurasi Rangkaian FET
JFET dipakai untuk mendapat sinyal audio frekuensi tinggi.
Berguna untuk mendapat sirkuit pencocokan impesertasi.


Amplifier JFET

JFET sanggup dipakai untuk menciptakan rangkaian penguat kelas A tunggal dengan penguat sumber umum JFET serta karakteristik yg sangat menyerupai dengan rangkaian emitor umum BJT. 

Keuntungan utama amplifier JFET mempunyai lebih dari amplifier BJT ialah impesertasi input tinggi yg dikendalikan oleh jaringan resistif Gerbang Biasing yg dibuat oleh R1 serta R2 menyerupai yg ditunjukkan.


Rangkaian penguat sumber umum (CS) bias di kelas "A" mode oleh jaringan pembagi tegangan yg dibuat oleh resistor R1 serta R2. Tegangan di Sumber RS resistor umumnya diatur menso sekitar seperempat VDD, (VDD / 4) tetapi sanggup berupa nilai yg masuk akal.




Tegangan Gerbang yg dibutuhkan kemudian sanggup dihitung dari nilai RS. Karena Gerbang ketika ini nol, (IG = 0) sanggup meyesuaikan tegangan DC yg diharapkan dengan pemilihan resistor R1 serta R2 yg tepat.


Kontrol arus Drain oleh potensial Gerbang negatif menciptakan Junction Field Effect Transistor mempunyai kegunaan sebagai saklar serta penting bahwa tegangan Gerbang tidak pernah faktual untuk JFET saluran-N alasannya ialah arus akses akan mengalir ke Gerbang serta bukan Tiriskan yg menimbulkan kerusakan pada JFET. 

Prinsip Operasi, JFET P-Channel sama dengan JFET N-Channel, kecuali bahwa polaritas tegangan harus dibalik.




Artikel Terkait